日立製作所は2026年7月22日、インテルおよび産業技術総合研究所（産総研）との協力により、シリコン量子コンピュータの研究開発を始めると発表した。NEDOが公募した「ポスト5G情報通信システム基盤強化研究開発事業」のテーマ「社会課題解決に向けた量子コンピュータ次世代機開発・実証の加速」に、実施予定先として採択された。半導体の量産プロセスを前提とした量子ビットチップの設計・製造・実装の基盤技術を確立し、学術実証から産業応用への展開を進める。実施期間は2029年3月までを予定する。

量子コンピュータが実社会で価値を発揮するには、ノイズによる誤りを訂正できる「誤り耐性型量子コンピュータ」の実現が必要とされる。そのためには100万規模の量子ビットを集積する必要がある。量子ビットは、量子コンピュータで情報を扱う最小単位だ。シリコン量子コンピュータは、既存の半導体製造技術を活用できることから、大規模化に適した方式とされている。一方、実用化に向けては、研究段階から量産・産業化段階への橋渡しや、デバイスの性能ばらつきへの対応など、製造・実装・運用を一体で捉えた課題解決が求められている。

本事業の開発項目は4つある。1つ目は、産業品質100量子ビット・シリコン量子コンピュータ向けの量子ビットチップ設計とパッケージング技術の開発だ。日立はインテルと連携し、量子ビットを安定して動作させるチップ構造を設計する。あわせて、インテルの18Aプロセス技術に基づく量子デバイス製造のプロセスを適用し、研究・試作段階の課題だったデバイスごとの性能ばらつきの克服を目指す。極低温環境で安定動作させるための搭載部品の設計や、配線数を抑える制御回路の開発にも取り組む。

2つ目は、プロセスデザインキット（PDK）の開発だ。PDKは、半導体チップの設計に必要な製造条件や設計ルールをまとめたツール群を指す。インテルが開発する量子ビットチップ設計用のPDKを活用することで、日立は実際の製造条件を踏まえた、量産を見据えたチップ設計を進められる。

3つ目は、1000量子ビット・シリコン量子コンピュータ向けの3D実装技術の開発だ。量子ビット数の増加に伴う配線や実装面積の課題に対応するため、極低温環境で使う高密度な実装技術を開発する。チップ同士や部品を狭い間隔で接続する技術を評価し、多くの量子ビットを効率よく実装する方法の確立を進める。

4つ目は、クラウド展開向けのシステム開発だ。日立と産総研が、シリコン量子コンピュータの実験環境に対応したクラウドシステムを開発し、産総研の量子・AI融合技術ビジネス開発グローバル研究センター（G-QuAT）を通じた公開を目指す。外部の研究者や技術者も量子ビットチップや制御装置の実験環境を利用できるようになり、オープンな開発エコシステムの形成につなげる。

日立は、これらの基盤技術をもとに、2027年度までにクラウド公開を行い、その後の段階的なサービス展開を目指す。実用化に向けたマイルストーンとして、2028年度に100量子ビット、2030年度に1000量子ビット規模の、量子誤り訂正符号を実装したシリコン量子コンピュータ試作機の実現に取り組む。同社は、チップ設計から高密度実装、クラウド運用までを一体で進める独自のアプローチのもと、産官学の知見を結集して大規模シリコン量子コンピュータの早期実現を目指すとしている。

関連情報

プレスリリース：https://prtimes.jp/main/html/rd/p/000000068.000152541.html

《お知らせ》
PEAKS MEDIAのLinkedinページを開設しました。最新記事の概要をキャッチアップできます。
フォローはこちらから